삼성전자, 차세대 3나노 GAA 공정 공개.. 성능 35%↑ 소비전력 50%↓

[닫기]

▲ Planar FET, FinFET, GAAFET, MBCFET™ 트랜지스터 구조

14일(현지시간) 삼성전자가 미국 산타클라라 메리어트 호텔에서 '삼성 파운드리 포럼 2019'를 개최했다고 밝혔다.

올해 포럼에서는 '차세대 3나노 GAA 공정'이 소개돼 눈길을 끈다. 삼성전자의 3GAE 공정은 최신 양산 공정인 7나노 핀펫 대비 칩 면적을 45% 가량 줄일 수 있으며, 약 50%의 소비전력 감소와 약 35%의 성능 향상 효과가 기대된다.

삼성전자는 3나노 공정에서 독자적인 MBCFET™(Multi Bridge Channel FET) 기술을 통해 차별화된 이점을 팹리스 고객사들에게 제공할 계획이다.

MBCFET은 기존의 가늘고 긴 와이어 형태의 GAA 구조를 한층 더 발전시켜 종이처럼 얇고 긴 모양의 나노시트를 적층하는 방식이다.

삼성전자 관계자는 "성능과 전력효율을 높이는 것은 물론 핀펫 공정과도 호환성이 높아 기존 설비와 제조 기술을 활용할 수 있다는 장점을 가지고 있다"고 설명했다.

한편, 삼성전자는 올해 포럼에서 3GAE(3나노 Gate-All-Around Early)의 공정 설계 키트(PDK v0.1, Process Design Kit)를 팹리스 고객들에게 배포했다고 밝혔다.

공정 설계 키트는 파운드리 회사의 제조공정에 최적화된 설계를 지원하는 데이터 파일이다. 이를 활용하면 팹리스 업체가 제품 설계를 보다 쉽게 할 수 있어 시장 출시까지 소요 기간을 단축하고 경쟁력을 높일 수 있다.